Brezplačni mednarodni seminar na temo Mentor Graphics' design flow za FPGA (in ASIC) oblikovalce

Brezplačni mednarodni seminar na temo Mentor Graphics' design flow za FPGA (in ASIC) oblikovalce

22. 06. 2010

Integrated Design, Verification and Reuse for FPGA design flows

Datum: 7. julij 2010, ob 9.00 uri

Kraj: Tehnološki park Ljubljana, Tehnološki park 19, stavba B (konferenčna dvorana)

WEDASoft Software in Tehološki park Ljubljana vas 7. julija 2010, ob 9.00 uri vabita, na brezplačni mednarodni seminar na temo Mentor Graphics' design flow za FPGA (in ASIC) oblikovalce.

Na mednarodnem seminarju bo Neil Rattray predstavil tehnologije Mentor Graphics-a s katerimi lahko podjetja in raziskovalne ustanove hitreje in učinkoviteje ustvarjajo in preverjanje modelov, ki vsebujejo mešanico novih in obstoječih RTL.

Seminar bo predstavil naslednje tematike:

  • Accelerating RTL Reuse
  • Automatic RTL Code Quality Assessment
  • Requirements Tracking
  • Using Assertion Monitors for automatic functional checks

Podroben program je dosegljiv tukaj oziroma na uradni spletni strani WEDASoft.

Prijave: Prijava na seminar je obvezna. Prijavni obrazec je treba posredovati po elektronski pošti naslov: kaja.rangus@tp-lj.si. Rok za prijavo je 5. julij 2010 oz. do zapolnitve prostih mest.

Ali se vam je zdel članek koristen? Da Ne



Nazaj